ترجمه طلایی زمانبندی اسلک آگاه در آرایه های دانه درشتِ پیکربندی مجدد
| دسته بندی | مقالات ترجمه شده isi |
| بازدید ها | 61 |
| فرمت فایل | doc |
| حجم فایل | 558 کیلو بایت |
| تعداد صفحات فایل | 9 |
زمانبندی اسلک آگاه در آرایه های دانه درشتِپیکربندی مجدد
چکیده
آرایههای دانه درشتِ پیکربندی مجدد (CGRA ها) معماری نویدبخشی هستند که انعطافپذیری و بازدهرا به همراه یکدیگر دارند. به دلیلِ اجرای موازی و توپولوژی پراکندهیاتصال داخلی در این معماریها، ابداع روششناسیِ کارآمد برای نگاشت اپلیکیشنها بر رویCGRA ها کاری دشوار است. در این مقاله، چارچوب زمانبندی را پیشنهاد میکنیم که قادر به نگاشت موثرِ عملیات بر رویمعماریهایCGRA است. این چارچوب تأخیرهای متفاوتِ عملیات گوناگون را کهیک معماری باپیکربندی مجددقادر است تا همیشه در زمان اجرا مشخص کند برای مسیریابی دادهها به صورت کارآمد در نظر میگیرد. این قابلیت را «اسلک آگاه» میخوانیم. شواهد تجربی مزایای زمانبندی اسلک آگاه را در آرایههای دانه درشتی پیکربندی مجدد نشان میدهد. زمانبندی اسلک آگاه در قیاس با پیشرفتهترین روشهای زمانبندی، اپلیکیشنهای پیچیدهتری را برای اندازۀ مش معین نگاشت میکند و به زمانبندیهای موثرتری دست مییابد.
Slack-aware Scheduling on Coarse Grained Reconfigurable Arrays
Abstract—Coarse Grained Reconfigurable Arrays (CGRAs) are a promising class of architectures conjugating flexibility and efficiency. Devising effective methodologies to map applications onto CGRAs is a challenging task, due to their parallel execution paradigm and sparse interconnection topology. In this paper we present a scheduling framework that is able to efficiently map operations on CGRA architectures. It leverages differences in delays of various operations, which a reconfigurable architecture always exhibits at run-time, to effectively route data. We call this ability “slack-awareness”. Experimental evidence showcases the benefit of slack-aware scheduling in a coarse-grained reconfigurable environment, as more complex applications can be mapped for a given mesh size and more efficient schedules can be achieved, compared to the state of the art methods.
I. INTRODUCTION
1. مقدمه
نگاشت اپلیکیشن بر رویCGRA ها کاری پیچیده است، و راهبردهای بسیاری برای این کار پیشنهاد شده است. با این حال، تمام مطالعات پیشین زمان را گسسته در نظر میگیرند، و فرض میکنند که هر عملیاتی که در کاشی CGRA انجام میشود سیکل ساعت کاملی میبرد. دستاورد تحقیقمان برای این حوزۀ تحقیقاتی آن است کهبجای استفاده از اسلک، اختلاف بین دورۀ زمانی ساعت و مسیر حیاتی اجرای عملیاترا برای محاسبۀ زنجیره و مسیریابی به صورت همزمان استفاده میکنیم.
تحقیقات پیشین استفاده از اسلک را در سنتز سطح بالا مطالعه کردهاند، که معمولاً در جایگذاری و مسیریابی FPGA استفاده میشود، اما زمانبندهایCGRA پیشرفته از کاربرد اسلک غفلت کردهاند.